新着情報
- 2024年12月09日
- NEWS
バージョンアップ情報のお知らせ（CMW RISC-V）
平素より弊社製品をご愛顧頂きまして誠にありがとうございます。
以下製品のバージョンアップを実施致しました。
以下製品のバージョンアップを実施致しました。
バージョンアップ情報
【対象製品】
カバレッジマスターwinAMS
【対象マイコン】
シミュレータエンジン：SX（ハイスピード）
RISC-V（RV32）
RISC-V（RV64）
カバレッジマスターwinAMS
【対象マイコン】
シミュレータエンジン：SX（ハイスピード）
RISC-V（RV32）
RISC-V（RV64）
バージョンアップ内容
RISC-V（RV32）プロセッサモデル hsnwt1 : V1.03.0
機能改善（※RISC-V（RV32）対象）
・Zc*拡張命令（zca/zcb/zcf/zcd/zcmp/zcmt/zce）に対応しました。
各拡張命令について、コマンド「DIRECT ENABLE ZCA/ZCB/ZCF/ZCD/ZCMP/ZCMT/ZCE」を指定することで動作可能となります。
・zicond拡張命令に対応しました。
コマンド「DIRECT ENABLE ZICOND」を実行することで動作可能になります。
・未対応のsvinval/zawrs/h拡張命令について、エラー停止もしくは、NOP動作を設定するコマンド「DIRECT ERROR/NOP SVINVAL/ZAWRS/H」を追加しました。
・EBREAK/C.EBREAK命令はNOP動作としていましたが、デフォルトではエラー停止するように変更しました。
また、エラー停止かNOP動作を設定するコマンド「DIRECT ERROR/NOP EBREAK」を追加しました。
・下記拡張機能のCSR（Control and Status Register）の読み書きに対応しました。
Machine ISA・Supervisor ISA/Sstc/Ssaia/Smaia/Sscofpmf/Smstateen/Ssstateen/Zicntr/Zihpm
なお、上記拡張機能のCSRを読み書き可能にするには、コマンド「DIRECT ENABLE ZICSR」を実行してください。
各拡張命令について、コマンド「DIRECT ENABLE ZCA/ZCB/ZCF/ZCD/ZCMP/ZCMT/ZCE」を指定することで動作可能となります。
・zicond拡張命令に対応しました。
コマンド「DIRECT ENABLE ZICOND」を実行することで動作可能になります。
・未対応のsvinval/zawrs/h拡張命令について、エラー停止もしくは、NOP動作を設定するコマンド「DIRECT ERROR/NOP SVINVAL/ZAWRS/H」を追加しました。
・EBREAK/C.EBREAK命令はNOP動作としていましたが、デフォルトではエラー停止するように変更しました。
また、エラー停止かNOP動作を設定するコマンド「DIRECT ERROR/NOP EBREAK」を追加しました。
・下記拡張機能のCSR（Control and Status Register）の読み書きに対応しました。
Machine ISA・Supervisor ISA/Sstc/Ssaia/Smaia/Sscofpmf/Smstateen/Ssstateen/Zicntr/Zihpm
なお、上記拡張機能のCSRを読み書き可能にするには、コマンド「DIRECT ENABLE ZICSR」を実行してください。
OMFコンバータ RiscvGccOmf : V1.3.0.0
コンパイラバージョン対応
・下記コンパイラに対応しました。
対象コンパイラ : GNUコンパイラ（riscv-none-elf-gcc.exe） V14.2.0
対象コンパイラ : GNUコンパイラ（riscv-none-elf-gcc.exe） V14.2.0
機能改善
・埋め込みコードを利用しない時のカバレッジ測定の結果を改善しました。
これまでと互換のあるカバレッジ結果を出力する場合は、カバレッジマスターwinAMSのプロジェクト設定にてオプションomfc_line_compat_1201を選択してください。
これまでと互換のあるカバレッジ結果を出力する場合は、カバレッジマスターwinAMSのプロジェクト設定にてオプションomfc_line_compat_1201を選択してください。
